欢迎访问宿州市网投十大信誉平台有限公司网站!请记住我们的网址: 0537-835965007


技术设备

当前位置 : 首页 > 技术设备

十大靠谱网投平台:基于FPGA技术的DDS波形发生器的原理与设计

点击: 85711  编辑:十大靠谱网投平台 时间:2021-04-29

本文摘要:作者:梁勇,覃琴  本文讲解了基于FPGA技术的DDS波形发生器的原理与设计,并利用SignalTapII嵌入式逻辑分析仪对正弦波、三角波、方波、锯齿波展开建模检验。

十大靠谱网投平台

作者:梁勇,覃琴  本文讲解了基于FPGA技术的DDS波形发生器的原理与设计,并利用SignalTapII嵌入式逻辑分析仪对正弦波、三角波、方波、锯齿波展开建模检验。实验结果表明,利用FPGA能在很短时间内较慢建构给定波形,提升了设计效率,具备实际应用于价值。

网投十大信誉平台

  1.章节  DDS频率合成器具备频率分辨率低,输入频点多,平均2N个频点(假设DDS振幅累加器的字长是N);频率转换速度快,平均us量级;频率转换时振幅倒数的优点,可以输入宽带向量信号,其输入振幅噪声较低,对参照频率源的振幅噪声有提高起到;可以产生给定波形;仅有数字化构建,便于构建,体积小,轻巧。  本文讲解了DDS的基本原理,同时针对DDS波形发生器的FPGA构建展开了详细讲解,利用SignalTapII嵌入式逻辑分析仪对正弦波、三角波、方波、锯齿波展开建模检验。

网投十大信誉平台

  2.DDS波形发生器的FPGA构建  FPGA的应用于不仅使得数字电路系统的设计十分便利,而且它的时钟频率已可超过几百兆赫兹,再加它的灵活性和高可靠性,非常适合用作构建波形发生器的数字电路部分。用于FPGA设计DDS电路比使用专用DDS芯片更加灵活性,只需转变FPGA中的ROM数据,DDS就可以产生给定波形,具备相当大的灵活性。

网投十大信誉平台

  2.1FPGA设计流程  FPGA的设计框图如图1右图,FPGA的主要功能是:产生与外围电路的模块电路,使其需要拒绝接受外围逻辑掌控信号;留存频率字,并包含振幅累加器,产生与主时钟完全相同频率的RAM传输速率字;用内部的存储块包含存放在多种波形数据的ROM,并通过适当的控制线展开自由选择;结构出有两个多波形自由选择输入的输入地下通道,其中的一路地下通道可不具备后移互为功能;用内部的PLL倍频外部低频晶振,并输入与主时钟同频的时钟,驱动片外高速D/A.  2.2时钟模块  根据耐奎斯特取样定理要获得输入频率为10MHz的信号,其所输出的信号时钟频率必需约20MHz以上。取样频率越高,输入波形的平缓度越好,同时波形的的取样点数也越少,那么取得的波形质量也就越少。

本设计中的DDS模块是一高速模块,所以对系统时钟就有很高的拒绝,不仅必须有较高的频率,而且还要有十分低的稳定性,如果在FPGA的时钟末端必要特一高频晶振,不仅时钟不平稳,而且功耗大,费用低,在本设计中,必要调用Altera公司的PLL核,在FPGA时钟末端只需特一低频晶振,通过FPGA内部PLL倍频超过系统时钟拒绝,输入的时钟振幅位移在容许范围内。


本文关键词:网投十大信誉平台,十大靠谱网投平台
返回首页
亚博app 亚博网页版登陆界面 华体会